Formale Spezifikation und Validierung digitaler Schaltungsbeschreibungen mit Zeitdiagrammen

Ulrich Heinkel. Formale Spezifikation und Validierung digitaler Schaltungsbeschreibungen mit Zeitdiagrammen. PhD thesis, University of Erlangen, Germany, 1999. [doi]

Abstract

Abstract is missing.