Abstract is missing.
- Entwurf von Aufbau- und Verbindungstechniken für die Elektromagnetische Zuverlässigkeit von Mikrosystemen unter Verwendung des M3-AnsatzesHerbert Reichl, Ivan N. Ndip. 1-2
- Challenges and Methods in Verification of Complex Graphics Display ControllersRaimund Sönning. 3-3
- Model-Based Development in Automotive Electronics -- The EAST-ADLMatthias Weber. 4-4
- Challenges in the Design of Micro-Processors and other Integrated CircuitsJan Uerpmann. 5-6
- QmiraXT - A Multithreaded QBF SolverMatthew D. T. Lewis, Tobias Schubert, Bernd Becker. 7-16
- Quantitative Qualitätsaussagen über Testbenches mittels formaler EigenschaftenMartin Oberkönig, Martin Schickel, Hans Eveking. 17-26
- Proofs of Unsatisfiability for mixed Boolean and Non-linear Arithmetic Constraint FormulaeStefan Kupferschmid, Tino Teige, Bernd Becker, Martin Fränzle. 27-36
- Ein gemeinsamer Ansatz für die formale und simulative Verifikation digitaler SchaltungsdesignsJens Schönherr. 37-46
- Increasing the Accuracy of SAT-based DebuggingAndré Sülflow, Görschwin Fey, Cécile Braunstein, Ulrich Kühne, Rolf Drechsler. 47-56
- A Re-Use Methodology for SoC Protocol Compliance VerificationMinh D. Nguyen, Max Thalmaier, Markus Wedler, Dominik Stoffel, Wolfgang Kunz. 57-66
- Equivalence Checking of Reversible CircuitsRobert Wille, Daniel Große, D. Michael Miller, Rolf Drechsler. 67-76
- Using Implications for Optimizing State Set Representations of Linear Hybrid SystemsFlorian Pigorsch, Christoph Scholl. 77-86
- Symbolic CTL Model Checking for Incomplete Designs by Selecting Property-Specific Subsets of Local Component AssumptionsChristian Miller, Tobias Nopper, Christoph Scholl. 87-96
- Using IP Cores in Synchronous LanguagesJens Brandt, Klaus Schneider, Adrian Willenbücher. 97-106
- Reduzierung der Kommunikation in TTA-Verbindungsnetzen mittels LaufzeitanalyseNico Moser, Stefan Hauser, Carsten Gremzow. 107-116
- An Application-Optimized Network on Chip PlatformDaniel Lüdtke, Carsten Gremzow, Dietmar Tutsch. 117-126
- Architektur für das echtzeitfähige Debugging ausführbarer Modelle auf rekonfigurierbarer HardwareTobias Schwalb, Philipp Graf, Klaus D. Müller-Glaser. 127-136
- HDL-Synthese und Simulation von Hochgeschwindigkeits-Digitalschaltungen mit gemischten CMOS- und ECL-BibliothekenFrank Winkler, Gerald Kell, Oliver Schrape, Hans Gustat, Ulrich Jagdhold. 137-145
- Power Modeling of an Embedded RISC Core for Function-Accurate Energy ProfilingHeiko Hübert, Benno Stabernack. 147-156
- Testfallgenerierung für SystemC-Designs mit abstrakten ModellbeschreibungenJens Gladigau, Christian Haubelt, Martin Streubühr, Jürgen Teich, Axel Schneider, Joachim Knäblein, Michael Lindig. 157-166
- Integration abstrakter RTOS-Simulation in den Entwurf eingebetteter automobiler E/E-SystemeMarkus Becker, Henning Zabel, Wolfgang Müller 0003, Ulrich Kiffmeier. 167-176
- Modellierung dynamisch partieller Rekonfiguration mit VPRSUwe Proß, Christian Adam, Benjamin Berger, Ulrich Heinkel. 177-186
- High-Level Architecture Modelling Assisting the Processor Platform Development, Debugging and SimulationMartin Zabel, Thomas B. Preußer, Rainer G. Spallek. 187-196
- Modellierung und Verifikation von Steuerungen in der AutomatisierungstechnikJürgen Haufe, Ulrich Donath, Eva Fordran, Thomas Klotz, Bernd Straube. 197-206
- Modellierung und Simulation von Networks-on-Chip mit OSCI TLM2Adán Kohler, Martin Radetzki. 207-216
- New Methods for System-level Verification using SystemC-AMS Extensions: Application to an Automotive ECUMonica Rafaila, Christian Decker, Christoph Grimm, Karsten Einwich, Thomas Markwirth, Georg Pelz. 217-226
- Erstellung und Verifizierung eines VHDL-AMS-Modells für einen kapazitiven Delta-Sigma-ModulatorSven Slawinski, Lutz Zacharias, Robert Dorn, Johann Hauer. 227-236
- Event gesteuerte Modellierung analoger Frontends für die funktionale Verifikation des RF-SoCsYifan Wang, Ralf Wunderlich, Stefan Heinen, Hans-Werner Groh. 237-246