Abstract is missing.
- TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-LayoutsRainer Brück, Elmar Migas. 1-11
- Hierarchical Netlist Extraction and Design Rule CheckW. Meier. 12-23
- HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout DataUlrich Röttcher, J. Fritz, F. Krohm, G. Hess. 24-32 [doi]
- Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der TransistoranzahlChristian Wolters. 33-41
- Timing Driven Partitioning of Combinational LogicNorbert Wehn, Manfred Glesner, A. Kister, S. Kastner. 42-51
- Über ein Min-Cross Kanalrouting-ProblemMichael May. 52-63
- Diffusion - An analytic procedure applied to global macro cell placmentPeter V. Kraus, Dieter A. Mlynski, Chong-Min Kyung. 64-74
- Rechnergestützte Spezifikation in einer integrierten Entwrusumgebung für anwendungsspezifische SystemeJ. Bortolazzi, Klaus D. Müller-Glaser. 75-90
- A Concept of Defining Semantics of Concurrent MicroprogramsMarek Gondzio. 91-103
- A Methodology for Hierarchical Module Generator SpecificationDeForest Tovey, Victor Valdivia. 104-114
- A New Allocation Method for the Synthesis of Partitioned BussesChristian Ewering. 115-129
- Architekturentwurf für nebenläfige, funktionssichere SteuerungenGeorg Klein-Heßling, Manfred Schäfer. 130-142
- CASCH - ein Scheduling-Algorithmus für High-Level -SyntheseP. Gutberlet, Heinrich Krämer, Wolfgang Rosenstiel. 143-156
- OASE: A Knowledge Based Environment for Analog Circuit DesignKlaus Hoffmann, Michael Mertens, Klaus Milzner, Werner Brockherde, Güunther Hess, Roland Klinke, Florian Frohm. 157-168
- Zum automatischen Einfügen von Testpunkten in sequentielle SchaltungenH. Gundlach, Klaus D. Müller-Glaser. 169-181
- Testbarkeitsanalyse beim hierarchischen top-down EntwurfErnst J. Lehner, H. Hofestädt. 182-194
- Ein neues, effizientes Verfahren zum Testpunkteeinbau in kombinatorischen SchaltungenBernhard H. Seiß, Michael H. Schulz. 195-206
- KOSIM-ein Mixed-Mode, Multi-Level-SimulatorPeter Schwarz, Christoph Clauß, Ulrich Donath, Jürgen Haufe, Gunter Kurth, Peter Trappe. 207-220
- ATTACC - an Automated Tool for Timing Analysis and Cell CharacterizationThomas Schwederski, T. Büchner, W. Haas, M. Zahn. 221-230
- Parallele Simulatoren für VLSI - Stand und Zukunftslinien des DISIM-SystemsE. Aposporidis, W. Jud, F. Lohnert. 231-243
- Das SimulatorkopplungsprojektM. Bechtold, T. Leyendecker, M. Niemeyer, A. Oczko, C. Oczko. 244-264
- Automatisierter Entwurf von Schaltungen für die schnelle digitale SignalverarbeitungUwe Vehlies, Andreas Münzner. 265-272
- Optimierung von Schaltungen mit determinierten und statistischen SuchverfahrenErnst Lüder, Joerg Schaepperle. 273-284
- Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch EmulationKlaus Scherer, Oliver Rettig. 285-296