Power reduction in digital circuits. (La réduction de consommation dans les circuits digitaux)

Jan Láník. Power reduction in digital circuits. (La réduction de consommation dans les circuits digitaux). PhD thesis, Grenoble Alpes University, France, 2016. [doi]

Authors

Jan Láník

This author has not been identified. Look up 'Jan Láník' in Google