Meinrad Fiedler. Ein Ubersetzungsverfahren von Verilog-Kausalspezifikationen in Signalflankengraph-basierte Spezifikationen zum Entwurf asynchroner Schaltwerke. In Dominik Stoffel, Wolfgang Kunz, editors, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Kaiserslautern, Germany, February 24-25, 2004. pages 194-203, Shaker, 2004.
@inproceedings{Fiedler04,
title = {Ein Ubersetzungsverfahren von Verilog-Kausalspezifikationen in Signalflankengraph-basierte Spezifikationen zum Entwurf asynchroner Schaltwerke},
author = {Meinrad Fiedler},
year = {2004},
researchr = {https://researchr.org/publication/Fiedler04},
cites = {0},
citedby = {0},
pages = {194-203},
booktitle = {Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Kaiserslautern, Germany, February 24-25, 2004},
editor = {Dominik Stoffel and Wolfgang Kunz},
publisher = {Shaker},
}