Timing driven floorplanning beim hierarchischen VLSI-Entwurf

Manfred Schoelzke. Timing driven floorplanning beim hierarchischen VLSI-Entwurf. PhD thesis, Kaiserslautern University of Technology, Germany, 1999. [doi]

Abstract

Abstract is missing.