Exploration implicite et explicite de l'espace d''etats atteignables de circuits logiques Esterel

Yannis Bres. Exploration implicite et explicite de l'espace d''etats atteignables de circuits logiques Esterel. PhD thesis, University of Nice Sophia Antipolis, France, 2002. [doi]

Abstract

Abstract is missing.