Abstract is missing.
- Fully Symbolic Model Checking for Timed AutomataGeorges Morbé, Christoph Scholl. 9-18
- SMT-based Counterexample Generation for Markov ChainsBettina Braitling, Ralf Wimmer, Bernd Becker, Nils Jansen, Erika Ábrahám. 19-28
- Symbolic Model Checking with Isomorphism Exploiting Transition RelationsChristian Appold. 29-38
- Formale Verifikation von Contiki-AnwendungenThilo Vörtler, Thomas Klotz, Eva Fordran, Petra Hofstedt. 39-48
- Dependable Embedded Systems - Introduction and overview of the DFG SPP-1500Jörg Henkel. 49-49
- STABLE: A new QF-BV SMT Solver for hard Verification Problems combining Boolean Reasoning with Computer AlgebraEvgeny Pavlenko, Markus Wedler, Dominik Stoffel, Wolfgang Kunz, Alexander Dreyer, Frank Seelisch, Gert-Martin Greuel. 51-60
- Formal Hardware/Software Co-Verification by Interval Property Checking with AbstractionMinh D. Nguyen, Markus Wedler, Bernard Schmidt, Dominik Stoffel, Wolfgang Kunz. 61-70
- Synthesis of Parallel Sorting Networks using SAT SolversAndreas Morgenstern, Klaus Schneider. 71-80
- Entwurfsmethodiken zur Echtzeitsimulation physikalisch motivierter Modelle auf FPGAs: Eine FallstudieChristian Köllner, Hai Yao, Klaus D. Müller-Glaser. 81-90
- Reducing Response Times by Competition Based DependenciesSteffen Kollmann, Victor Pollex, Frank Slomka. 91-100
- SystemC-based Performance Optimization in Embedded System Design: A Synthetic-Aperture-Radar (SAR) Case StudyAxel G. Braun, Joachim Gerlach, Wolfgang Rosenstiel. 101-109
- Multi-Core - the Future of Embedded SystemsBen H. H. Juurlink. 111-111
- Verifying Incomplete Networks of Timed AutomataChristian Miller, Christoph Scholl, Bernd Becker. 113-122
- Analyse von Gegenbeispielen bei Verifikation mit unvollständigen EigenschaftssätzenTobias Dornes, Martin Schweikert, Hans Eveking. 123-132
- BDD-based Analysis of Test Cases for PLC-based Railway Interlocking SystemsAndré Gießler, Jörg Ritter, Paul Molitor. 133-143
- Ein generisches Treiber-Framework zur HW/SW-Kommunikation mittels OSSS-RMIPhilipp Ittershagen, Philipp A. Hartmann, Kim Grüttner, Achim Rettberg. 145-154
- Untersuchung von Methoden zur Hardwarebeschleunigung eines FPGA-basierten Java-Systems mit Soft-IP ProzessorMatthias Kuba, Zekeriya Mansuroglu. 155-162
- Modellbasierte Erfassung von Optimierungsaktivitäten als Grundlage zur Systemoptimierung von Elektrik-/Elektronik-ArchitekturenNico Adler, Daniel Gebauer, Clemens Reichmann, Klaus D. Müller-Glaser. 163-172
- Automatische Übersetzung von MATLAB/Simulink-Modellen nach SystemC-AMSHenning Kleen, Shangkun Xiao, Ralph Görgen, Nico Bannow, Wolfgang Nebel. 173-182
- Towards Automatic Property Generation for the Formal Verification of Bus BridgesMathias Soeken, Ulrich Kühne, Martin Freibothe, Görschwin Fey, Rolf Drechsler. 183-192
- Determining Minimum Interconnect for Reconfigurable Hardware by Analysis and Verification of Pi-Calculus Design SpecificationsAndré Seffrin, Sorin A. Huss. 193-202
- sysCgen - A Tool for SystemC TLM Simulator SynthesisCarsten Gremzow, Nico Moser, Jan Lucas. 203-206
- Requirements for Next Generation Functional VerificationClemens Müller. 207-207
- Erzeugung von Operationseigenschaften aus UML SequenzdiagrammenMartin Schweikert, Tobias Dornes, Hans Eveking. 209-218
- Synchronisation eines SystemC Restbus-Simulators mit einem Hardware-In-the-Loop FlexRay NetzwerkGilles B. Defo, Wolfgang Müller 0003, Heinrich Rommel. 219-228
- System-Level Design for Automotive Mixed-Signal ASICs: An Industrial Point of ViewAndreas Mauderer, Jan-Hendrik Oetjens, Wolfgang Rosenstiel. 229-238
- Round Trip to Asynchrony and SynchronyJens Brandt, Klaus Schneider. 239-248
- Designing a RISC CPU in Reversible LogicRobert Wille, Mathias Soeken, Daniel Große, Eleonora Schönborn, Rolf Drechsler. 249-258
- Scalable and Extendable Hybrid Verification PlatformJörg Behrend, Patrick Heckeler, Stefan Huster, Djones Lettnin, Jürgen Ruf, Thomas Kropf, Wolfgang Rosenstiel. 259-268
- Simulation-based Equivalence Checking between SystemC Models at Different Levels of AbstractionDaniel Große, Markus Groß, Ulrich Kühne, Rolf Drechsler. 269-278
- Craigsche Interpolation für Boolesche Kombinationen linearer und nichtlinearer UngleichungenStefan Kupferschmid, Bernd Becker. 279-288