Marco Beyer, Hans-Ulrich Post. VHDL-Hardware/Software-Board-Level-Simulation innerhalb eines FPGA/DSP-Entwicklungssystems. In Rolf Drechsler, editor, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Bremen, Germany, February 24-25, 2003. pages 154-163, Shaker, 2003.
@inproceedings{BeyerP03,
title = {VHDL-Hardware/Software-Board-Level-Simulation innerhalb eines FPGA/DSP-Entwicklungssystems},
author = {Marco Beyer and Hans-Ulrich Post},
year = {2003},
researchr = {https://researchr.org/publication/BeyerP03},
cites = {0},
citedby = {0},
pages = {154-163},
booktitle = {Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Bremen, Germany, February 24-25, 2003},
editor = {Rolf Drechsler},
publisher = {Shaker},
}