Marco Beyer, Hans-Ulrich Post. VHDL-Hardware/Software-Board-Level-Simulation innerhalb eines FPGA/DSP-Entwicklungssystems. In Rolf Drechsler, editor, Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Bremen, Germany, February 24-25, 2003. pages 154-163, Shaker, 2003.
Abstract is missing.