Abstract is missing.
- Interfacing Concept for Different Levels of Abstraction in IP-based SoC DesignSven Verdenhalven, Holger Kühl. 1-8
- Modeling and Software Synthesis of Interrupt SystemsThomas Lehmann, Mauro Cesar Zanella. 9-17
- "Multi-Architecture-Modeling" Entwurfsmethode für Mixed-Signal- und Multi-Domain-SystemsimulationMichael Schlegel, Göran Herrmann, Dietmar Müller. 18-25
- Local Constraint Derivation for Platform-Based DesignKai Richter, Rolf Ernst, Wayne Wolf. 26-35
- Eine wiederverwendungsgerechte Entwurfsmethodik für rekonfigurierbare SoC-ArchitekturenJörg Schneider, Maik Boden, Steffen Rülke. 36-45
- Entwurf analog/digitaler Systeme mit SystemCChristoph Grimm, Christian Meise, Wilhelm Heupke, Klaus Waldschmidt. 46-55
- Synthese großer SchaltungenJürgen Frößl. 56-56
- Integration einer Datenpfad-orientierten Ablaufplanung und Bindung in die High-Level-SyntheseCarsten Gremzow, E. Hansen, Nico Moser, Hans-Ulrich Post. 57-66
- Improving Placement under the Constant Delay ModelKolja Sulimma, Ingmar Neumann, Lukas P. P. P. van Ginneken, Wolfgang Kunz. 67-75
- Hardwaresynthese von ProgrammiermodellenMatthias Menge, Irenäus Schoppa. 76-85
- Entwurfsumgebung für asynchrone Burst-Mode AutomatenOliver Kraus, Martin Padeffke. 86-95
- Behavioural Specification for Advanced Design and Verification of ASICs (ADeVA)Werner Haas, Stefan Gossens, Ulrich Heinkel. 96-105
- Schnelle Simulation analoger Sigma-Delta-Modulatoren durch Abstraktion von TransistorschaltungenThomas Kumpf, Carsten Müller-Schwanneke, Björn Jelonnek, Armin Splett, Albrecht Rothermel. 106-112
- Symbolic Simulation of Algorithms Specified in HDLKlaus-Jürgen Englert, Bernd Becker, Rolf Drechsler. 113-122
- Formal Verification versus Simulation in Functional Verification -- An Industry PerspectiveKlaus-Dieter Schubert. 123-123
- High Level Testbench Transformation for Pipelined ComponentsCordula Hansen, Wolfgang Rosenstiel. 124-133
- Combination of Simulation and Formal VerificationJürgen Ruf, Thomas Kropf. 134-143
- Verhaltensbeschreibung von Systemen mit verteilten Parametern durch OrdnungsreduktionJens Bastian, Joachim Haase, Sven Reitz. 144-153
- Laufzeitoptimierte VHDL Bibliothek zur Verifikation und Simulation Kryptographischer ProzessorenMathias Schmalisch, Hagen Ploog, Dirk Timmermann. 154-162
- Modellierung rekonfigurierbarer SystemarchitekturenChristian Haubelt, Jürgen Teich, Kai Richter, Rolf Ernst. 163-171
- Analyse dynamischer Eigenschaften eingebetteter Systeme mit GPSSDieter Monjau, Mathias Sporer. 172-182
- Struktur und Aufgaben des edacentrumsWolfgang Rosenstiel. 183-198
- Modellierung kooperierender Prozesse mit gefärbten SequenzdiagrammenOlga Fengler, Thorsten Hummel, Wolfgang Fengler. 199-208
- Finding Bad States during Symbolic Supervisor SynthesisRoberto Ziller. 209-218
- Implementation and Visualization of a BDD Package in JAVARolf Drechsler, Jochen Römmler. 219-228
- Symbolic Model Checking by Automata Based Set RepresentationTobias Schuele, Klaus Schneider. 229-238
- Equivalence Checking in the Presence of Incompletely Specified BoxesChristoph Scholl, Bernd Becker. 239-248