Abstract is missing.
- Multithreaded Code from Synchronous Programs: Generating Software Pipelines for OpenMPDaniel Baudisch, Jens Brandt, Klaus Schneider. 11-20
- SyReC: A Programming Language for Synthesis of Reversible CircuitsRobert Wille, Sebastian Offermann, Rolf Drechsler. 21-30
- Determinierung von Automaten bei der High-Level-Synthese von OperationseigenschaftenJan Langer, Dimo Pepelyashev, Ulrich Heinkel. 31-40
- From Requirements to Comprehensive Verification of Smart Power ICsGeorg Pelz, Monica Rafaila. 41-45
- Formale Verifikation von Systemeigenschaften unter Verwendung normalisierter formaler SpezifikationenTobias Dornes, Hans Eveking. 47-56
- Verifying UML/OCL Models Using Boolean SatisfiabilityMathias Soeken, Robert Wille, Mirco Kuhlmann, Martin Gogolla, Rolf Drechsler. 57-66
- Holistic Real-Time Analysis with an Expressive Event ModelSteffen Kollmann, Victor Pollex, Frank Slomka. 67-76
- Exploiting Craig Interpolants in Bounded Model Checking for Incomplete DesignsChristian Miller, Stefan Kupferschmid, Bernd Becker. 77-86
- Analyzing k-step induction to compute invariants for SAT-based property checkingMax Thalmaier, Minh D. Nguyen, Markus Wedler, Dominik Stoffel, Wolfgang Kunz. 87-96
- Exploiting Different Strategies for the Parallelization of an SMT SolverNatalia Kalinnik, Erika Ábrahám, Tobias Schubert, Ralf Wimmer, Bernd Becker. 97-106
- SAT Modulo BDD -- A Combined Verification Approach for Incomplete DesignsTobias Nopper, Christian Miller, Matthew D. T. Lewis, Bernd Becker, Christoph Scholl. 107-116
- Actor-oriented Modeling of Driver Assistance Systems for Efficient Multi-Core ECU ImplementationRainer Kiesel, Otto Löhlein, Anestis Terzis, Martin Streubühr, Christian Haubelt, Jürgen Teich. 117-126
- Effiziente Auslastung der heterogenen Ressourcen eines Systems durch domain-übergreifendes MultithreadingEnrico Billich, Marko Rößler, Ulrich Heinkel. 127-136
- Integrating Hardware/Firmware Verification Efforts Using SystemC High-Level ModelsJoachim Falk, Christian Zebelein, Christian Haubelt, Jürgen Teich, Rainer Dorsch. 137-146
- Abstracting from Register-Transfer to Algorithmic Level for VerificationJens Schönherr. 147-156
- Modellierung des Real-Time-Verhaltens von Steuerungen in der AutomatisierungstechnikStephan Seidel, Thomas Klotz, Ulrich Donath, Jürgen Haufe. 157-166
- Eine strukturierte Methode zur Generierung von SystemVerilog-Testumgebungen aus textuellen AnforderungsbeschreibungenAlexander Bol, Wolfgang Müller 0003, Alexander Krupp. 167-176
- Verwendung von UML Sequenzdiagrammen zur Spezifikation und Generierung von RTL EigenschaftssätzenMartin Schweikert, Hans Eveking. 177-186
- From Synchronous Guarded Actions to SystemCJens Brandt, Mike Gemünde, Klaus Schneider. 187-196
- Abhängigkeitsanalyse und Parameterberechnung auf SpezifikationsebeneUwe Proß, Karl Kröber, Ulrich Heinkel. 197-206
- Ein formales Modell für den Entwurf von flexiblen KommunikationssystemenJiong Ou, Peter Brunmayr, Jan Haase, Christoph Grimm. 207-216
- Interactive Optimization of FPGA-based Systems-on-ChipsAbdulhadi Shoufan, Hagen Stübing, Sorin A. Huss. 217-226
- Strukturelle Verifikation mittels parser-gesteuerter Netzlisten-TraversierungChristoph Jäschke, Carsten Schmitt, Ulla Herter, Tobias Wich, Jochen Rust. 227-236
- Integration von Konfigurationsmechanismen für Xilinx-FPGA in das Linux-OSDaniel Kriesten, Ulrich Heinkel, J. Schneider. 237-246