José M. Llabería - researchr alias

researchr

You are not signed in
Sign in
Sign up

Viewing Publication 1 - 38 from 38

2021

Near-optimal replacement policies for shared caches in multicore processorsJavier Díaz, Pablo Ibáñez, Teresa Monreal, Víctor Viñals, José M. Llabería. tjs, 77(10):11756-11785, 2021. [doi]

2019

ReD: A reuse detector for content selection in exclusive shared last-level cachesJavier Díaz, Teresa Monreal, Pablo Ibáñez, José M. Llabería, Víctor Viñals. jpdc, 125:106-120, 2019. [doi]

2013

The reuse cache: downsizing the shared last-level cacheJorge Albericio, Pablo Ibáñez, Víctor Viñals, José M. Llabería. micro 2013: 310-321 [doi]

2011

Filtering directory lookups in CMPsAna Bosque, Víctor Viñals, Pablo Ibáñez, José M. Llabería. mam, 35(8):695-707, 2011. [doi]

2010

Filtering Directory Lookups in CMPsAna Bosque, Víctor Viñals, Pablo Ibáñez, José M. Llabería. dsd 2010: 207-216 [doi]

2006

Speeding-Up Synchronizations in DSM MultiprocessorsA. de Dios, B. Sahelices, Pablo Ibáñez, Víctor Viñals, José M. Llabería. europar 2006: 473-484 [doi]

2003

A Cost-Effective Implementation of Multilevel TilingMarta Jiménez, José M. Llabería, Agustin Fernández. tpds, 14(10):1006-1020, 2003. [doi]

2002

Register tiling in nonrectangular iteration spacesMarta Jiménez, José M. Llabería, Agustin Fernández. TOPLAS, 24(4):409-453, 2002. [doi]

2000

On the Performance of Hand vs. Automatically Optimized Numerical CodesMarta Jiménez, José M. Llabería, Agustin Fernández. hpca 2000: 183-194 [doi]

Two-Level Address Storage and Address Prediction (Research Note)Enric Morancho, José M. Llabería, Àngel Olivé. europar 2000: 960-964 [doi]

Modeling load address behaviour through recurrencesLuis M. Ramos, Pablo E. Ibáñez, Víctor Viñals, José M. Llabería. In ISPASS. 2000: 101-108 [doi]

1999

Minimizing Conflicts Between Vector Streams in Interleaved Memory SystemsA. M. del Corral, José M. Llabería. TC, 48(4):449-456, 1999.

Looking at History to Filter Allocations in Prediction TablesEnric Morancho, José M. Llabería, Àngel Olivé. IEEEpact 1999: 314-319 [doi]

1998

1996

Increasing the Effective Memory Bandwidth in Multivector ProcessorsA. M. del Corral, José M. Llabería. euromicro 1996: 38-45 [doi]

Reducing Inter-Vector-Conflicts in Complex Memory SystemsA. M. del Corral, José M. Llabería. ics 1996: 382-389 [doi]

A Unified Transformation Technique for Multilevel BlockingMarta Jiménez, José M. Llabería, Agustin Fernández, Enric Morancho. europar 1996: 402-405

1995

Access order to avoid inter-vector-conflicts in complex memory systemsA. M. del Corral, José M. Llabería. ipps 1995: 404-410 [doi]

Loop Transformation Using Nonunimodular MatricesAgustin Fernández, José M. Llabería, Miguel Valero-García. tpds, 6(8):832-840, 1995. [doi]

1994

Out-of-order access to vector elements in order to reduce conflicts in vector processorsA. M. del Corral, José M. Llabería. spdp 1994: 126-134 [doi]

1993

Reducing Branch Delay to Zero in Pipelined ProcessorsAntonio M. Gonzalez, José M. Llabería. TC, 42(3):363-371, 1993.

1992

Evaluation of A + B = K Conditions Without Carry PropagationJordi Cortadella, José M. Llabería. TC, 41(11):1484-1488, 1992.

Scheduling partitions in systolic algorithmsAlvaro Suárez, José M. Llabería, Agustín Fernández. asap 1992: 619-633 [doi]

Increasing the Number of Strides for Conflict-Free Vector AccessMateo Valero, Tomás Lang, José M. Llabería, Montse Peiron, Eduard Ayguadé, Juan J. Navarro. isca 1992: 372-381

1991

1990

Implementation of systolic algorithms using pipelined functional unitsMiguel Valero-García, Juan J. Navarro, José M. Llabería, Mateo Valero. asap 1990: 272-283 [doi]

1989

Instruction fetch unit for parallel execution of branch instructionsAntonio González, José M. Llabería. ics 1989: 417-426 [doi]

Systematic Hardware Adaptation of Systolic AlgorithmsMiguel Valero-García, Juan J. Navarro, José M. Llabería, Mateo Valero. isca 1989: 96-104 [doi]

1987

Partitioning: An Essential Step in Mapping Algorithms Into Systolic Array ProcessorsJuan J. Navarro, José M. Llabería, Mateo Valero. Computer, 20(7):77-89, 1987. [doi]

1986

Solving Matrix Problems with No Size Restriction on a Systolic Array ProcessorJuan J. Navarro, José M. Llabería, Mateo Valero. icpp 1986: 676-683

Computing Size-Independent Matrix Problems on Systolic Array ProcessorsJuan J. Navarro, José M. Llabería, Mateo Valero. isca 1986: 271-278

1985

Analysis and Simulation of Multiplexed Single-Bus Networks With and Without BufferingJosé M. Llabería, Mateo Valero, Enrique Herrada Lillo, Jesús Labarta. isca 1985: 414-421

Sign in or sign up to see more results.

runs on WebDSL